Kronograma

Wikipedia, Entziklopedia askea
Kronograma adibidea

Kronograma edo denbora-diagrama[1] seinale digital ezberdinen arteko denborazko harremana erakusten duen uhin digitalezko grafikoa da. Grafiko horretan seinale bakoitza besteen arabera aldatzen da.[2]

Kronograma batek edozein seinale kopuru erlazionatzen dezake, normalean horietariko bat clock edo erloju seinalea da (Denbora diagrama gehienek erloju seinale bakarra daukate). Denbora-diagrama bat aztertuz gero, seinale bakoitzaren egoera, maila altua edo maila baxua, ezagutu ahal izango da, zehaztutako edozein momentutan, eta seinaleetako bat aldatzen den unea instantzia gainerakoei dagokienez.

Helburua[aldatu | aldatu iturburu kodea]

Denbora-diagrama baten helburu nagusia denbora linealean zehar egoeratan edo baldintzetan aldaketak erakustea da, sailkatzaile baten instantzia edo sailkatzaile baten rola adierazten duena. Erabilera ohikoena objektu baten egoera aldaketa denboran zehar erakustea da, onartutako gertaerei edo estimuluei erantzunez. Jazotako gertaerak idazten dira, nahi diren baldintza- edo egoera-aldaketa eragiten duen gertaera erakusten duten bezala.

Denbora-diagrama UML-an[aldatu | aldatu iturburu kodea]

QPSK diagrama

Object Management Group (OMG) taldearen estandarraren, Unified Modeling Language (modelaketarako lengoaia bateratua) lengoaia, arabera denbora-diagramak elkarren arteko irudikapen berezi bat dira, objektuen artean bidalitako mezuen denboran oinarritzen dena. Diagrama horiek kapsulatutako objektuen parametro zehatzak erakusteko erabil daitezke.

Diagramen ohiko esanahiak[aldatu | aldatu iturburu kodea]

Denbora-diagrama gehienek hurrengo egitura daukate:

  • Balio altu bat logikoa da.
  • Balio baxua zero logikoa da.
  • Baxua eta altua den seinale batek balio biak ditu (datu lerro batean bezala).
  • Z inpedantzia handia in adierazten du.
  • Grisez dagoen seinalea determinantea ez dela adierazten du.

Adibideak[aldatu | aldatu iturburu kodea]

SPI bus denbora-diagrama[aldatu | aldatu iturburu kodea]

Serial Peripheral Interface (SPI) bus bat deskribatzen du 1. irudiak.

SPI Bus denbora-diagrama

SPIko nodo maisu gehienek erlojuaren polaritatea (CPOL) eta erlojuarren fasea (CPHA) ezartzeko gaitasuna dute datuekin alderatuta. Denbora-diagrama horrek CPOLren bi balioen eta bi datu-lerroen (MISO eta MOSI) balioak CPHAren balio bakoitzerako duten erlojua erakusten du.

Kontuan hartu CPHA = 1 denean, datuak erloju ziklo erdiko atzerapena duela.

SPIak honela funtzionatzen du:

  • Masterrek CPOL eta CPHAri balio egokia zehazten die.
  • Masterrak esklabo seinalea (SS) esklaboentzako txip zehatz bati botatzen dio.
  • Masterrak SCK maiztasun jakin bat ematen dio.
  • 8 erloju ziklo bakoitzean transferentzia bikoitza da.
    • Masterrak MOSI lerroan idazten du eta MISO lerroa irakurtzen du.
    • Esklaboak MISO lerroan idazten du eta MOSI lerroa irakurtzen du.
  • Amaitu ondoren, beste byte transferentzia batekin jarrai dezake edo SS altua jarri transferentzia amaitzeko.

SR latchen denbora-diagrama[aldatu | aldatu iturburu kodea]

Edozein SR latchen funtzionamendua eta atzerapen-denborak adieraz daitezke denbora-diagrama baten bidez. [3]

Erreferentziak[aldatu | aldatu iturburu kodea]

  1. «About the Unified Modeling Language Specification Version 2.4.1» www.omg.org (Noiz kontsultatua: 2019-02-21).
  2. Urkiola, Iñaki Zabaleta; Garaikoetxea, Jesus Mari Zalakain. (2004-07-15). Informazioaren teoria eta teknika irrati eta telebista digital eta analogikoan. UEU ISBN 9788484380504. (Noiz kontsultatua: 2019-06-04).
  3. UPV/EHU. (PDF) Elektronika Digitala... (Noiz kontsultatua: 2019-06-05).

Ikus, gainera[aldatu | aldatu iturburu kodea]

Kanpo estekak[aldatu | aldatu iturburu kodea]