Lankide:JonAnderAsua/Proba orria

Wikipedia, Entziklopedia askea

Zirkuitu sinkrono batek aldaketa bat egiteko orduan maiztasun erloju baten mende dagoen zirkuitu bat da, honi esker lortzen da geratutako aldaketak era ordenatu eta kontrolatu batean gertatzea. Biltegiratze memoria eta eragiketatzaile bezala flip-flopak erabiltzen dituzte, bit bakarra biltegiratu dezaketen elementu bitarrak[1].

Maiztasun erlojuaren seinalea[aldatu | aldatu iturburu kodea]

Zirkuitu sinkrono baten maiztasun erlojuaren seinalea neurtzeko bi era nagusi daude:

Mailaren arabera[aldatu | aldatu iturburu kodea]

Erlojuaren maiztasuna puntu maximoan dagoenean '1' balioa hartuko du, aldiz, maiztasun hori puntu minimoan dagoenean '0' balioa hartuko du. Ez da beharrezkoa puntu hori balio nulua izatea.

Diferentziaren arabera[aldatu | aldatu iturburu kodea]

Maiztasuna puntu maximora doan einean '1' balioa hartuko du, kontrako prozesua egiterakoan '0' balioa.

Flip-Flop[aldatu | aldatu iturburu kodea]

RS biegonkorra[2][aldatu | aldatu iturburu kodea]

R eta S sarrerak ditu eta AND eta NOR ate logikoei esker haren eragiketa burutzen du. Honekin batera C sarrera bat dago maiztasun erloju bezala.

R eta S seinaleak CLK seinalearekin AND eragiketa bat burutzen da eta horren emaitza beste seinalarekiko NOR eragiketa gurutzatuak egiten dira. Azkenengo emaitza Q eta Q' (NOT Q) dira.

RS flip - flop baten diagrama (CLK seinale gabe)
Egi taula
Egoera R seinalea S seinalea CLK seinalea Q seinalea
1 x x 0 Q
2 0 0 1 Q
3 0 1 1 1
4 1 0 1 0
5 1 1 1 -

Egoeren azalpena[aldatu | aldatu iturburu kodea]

  1. Egoera: CLK seinalea '0' balia duenez ez zaigu axola zein balio duten R eta S seinaleak zirkuituak '0' balioa aterako du.
  2. Egoera: CLK seinalea batera dagoenez R eta S seinaleak eragiketa logikoak burutzen dituzte eta irteera bezala Q seinalea ateratzen da.
  3. Egoera: Egoera: CLK seinalea batera dagoenez R eta S seinaleak eragiketa logikoak burutzen dituzte eta zirkuituak irteera bezala '1' baliodun seinalea ateratzen du.
  4. Egoera: Egoera: CLK seinalea batera dagoenez R eta S seinaleak eragiketa logikoak burutzen dituzte eta zirkuituak irteera bezala '0' baliodun seinalea ateratzen du.
  5. Egoera: CLK seinalea batera dagoenez R eta S seinaleak eragiketa logikoak burutzen dituzte eta bi seinaleen balioak '1' zirkuituak ez daki zer egin, aldi berean Q eta haren ezezkoa atera behar dituelako.

D biegonkorra[3][aldatu | aldatu iturburu kodea]

D datuaren balioak erlojuaren mende daude, erlojua 1era dagoenean haren balioa pasatuko da, aldiz 0ra badago 0 balioa pasatuko du.

D flip - flop baten diagrama

D datua eta haren aurkakoa (D') CLK seinalearekin AND eragiketa bat egiten da eta haren emaitza aurreko puntuan (RS flip-flop-a) hartutako R eta S seinale bezala aritzen dute, baina kasu honetan CLKrekin eragiketarik burutu gabe.

Egi taula
Egoera D seinalea CLK seinalea Q seinalea
1 X 0 0
2 0 1 0
3 1 1 1

Egoeren azalpena[aldatu | aldatu iturburu kodea]

  1. Egoera: CLK seinaleak 0 balioa duenez ez zaigu axola zein balio daukan D seinaleak, zirkuituak '0' balioa aterako du.
  2. eta 3. egoerak : CLK seinalea batera dagoenez Zirkuitu integratuak D seinalearen balioa Q seinale bezala aterako du.

JK biegonkorra[4][aldatu | aldatu iturburu kodea]

Erabilenetarikoa da, J eta K flagak ditu eta haien arteko NAND eragiketa egiten du Q emaitza ateratzeko. Honetaz aparte Q' (NOT Q) emaitza ere emaitza bezala ematen du.

JK flip - flop baten diagrama
Egi taula
Egoera J seinalea K seinalea CLK seinalea Q seinalea
1 X X 0 0
2 0 0 1 Egoera ez da aldatzen
3 0 1 1 0
3 1 0 1 1
4 1 1 1 Egoera aldatzen da

Egoeren azalpena[aldatu | aldatu iturburu kodea]

  1. Egoera: CLK seinaleak 0 balioa duenez ez zaigu axola zein balio dauzkaten J eta K seinaleak, zirkuituak '0' balioa aterako du.
  2. Egoera: CLK seinaleak '1' balioa duenez J eta K seinaleen balioak hartzen dira
  3. Egoera: CLK seinaleak '1' balioa duenez J eta K seinaleen balioak hartzen dira eta zirkuitu integratuak Q irteera bezaja J seinalearen balioa ateratzen du.
  4. Egoera: CLK seinaleak '1' balioa duenez J eta K seinaleen balioak hartzen dira eta hauen balioak '1' direnez zirkuitu integratuaren egoera aldatzen da.

T biegonkorra[5][aldatu | aldatu iturburu kodea]

JK flip-floperan eraldatzearen ondorioz sortzen da, sarrera '0'n badago eta ertz erloju bat gertatzen bada balioa ez da aldatzen, baina sarrera 1ean badago aldaketa bat gertatzen da.

T flip - flop baten diagrama
Egi taula
Egoera T seinalea CLK seinalea Q seinalea
1 0 Aldaketa Egoera ez da aldatzen
2 1 Aldaketa Egoera aldatzen da

Egoeren azalpena[aldatu | aldatu iturburu kodea]

  1. Egoera: CLK seinaleak aldaketa bat egiten du eta T seinalearen balioa '0' denez egoera ez da aldatzen.
  2. Egoera: CLK seinaleak aldaketa bat egiten du eta T seinalearen balioa '1' denez egoera aldatzen da.

Erabilerak [6][aldatu | aldatu iturburu kodea]

Kontagailua[aldatu | aldatu iturburu kodea]

Zirkuitu elektronikoak sarrera bezala egon diren bultzadak hartzen ditu eta zenbaki bitar edo hamartar bat ateratzen du. Kontagailu bat sortzeko ohikoen diren flip-flopak aurreko atalean ikusitako JK flip-flopak dira.

Funtzionamendua[aldatu | aldatu iturburu kodea]

Erlojua era negatiboan dago, hau da, CLK seinalea '0' denean funtzionatuko du.

Lehenengo JK-ren CLK seinalea '0'ra dagoenean Q irteeratik J eta K sarrerekin egindako eragiketaren ondorioz ateratako emaitza ematen da eta emaitza generalaren 0. bitean gordetzen da. Q seinale hori 0 bada hurrengo JK flip-flopa pizten du eta eragiketa berdina burutzen da, baina kasu honetan emaitzaren 1. bitean gordetzen da.

Eragiketa hau burutuko da JK flip-flopen kopuruen arabera.

Desplazamendu erregistroak[aldatu | aldatu iturburu kodea]

Bi mota daude, serietik paralelora doazenak eta aurkako eragiketa egiten dutenak baina biak gauza berdinarako balio dute. Zirkuitu mota hauek datuen eraldaketak egiteko balio dute eta gehien bat D flip-flopak erabiltzen dira.

Funtzionamendua[aldatu | aldatu iturburu kodea]

Paralelo/serie deplazamendu-erregistro batean X bit kopuruko zenbaki bat bidatzen da X D flip-flop kopurua duen zirkuitu batera, honek pisu gehien duen bitetik deskonposatzen hasten da eta bit bakoitza irtera ezberdin bakoitz batetik bidaltzen da.

Adibidea
Paraleloan (In) Outx
101 1
0
1

Serie/paralelo desplazamendu-erregistro batek aurreko parrafoan ikusitakoaren kontrakoa egiten du, sarrera bezala hainbat lekutetatik bit bat jasotzen du eta D flip-flop batzuetatik pasa ostean zenbaki bitar bat bihurtuko du.

Adibidea
Seriean (Inx) Out
1 101
0
1

Erreferentziak[aldatu | aldatu iturburu kodea]

  1. «Circuito Secuencial Síncrono. - Circuitos Secuenciales» sites.google.com (Noiz kontsultatua: 2020-11-01).
  2. (Ingelesez) «RS Flip Flop» Circuit Globe 2015-12-17 (Noiz kontsultatua: 2020-11-03).
  3. «D Flip-Flops» hyperphysics.phy-astr.gsu.edu (Noiz kontsultatua: 2020-11-03).
  4. «J-K Flip-Flop» hyperphysics.phy-astr.gsu.edu (Noiz kontsultatua: 2020-11-03).
  5. «T Flip-Flops» hyperphysics.phy-astr.gsu.edu (Noiz kontsultatua: 2020-11-03).
  6. «Otros circuitos secuenciales» tecno.iesvegadelturia.es (Noiz kontsultatua: 2020-11-05).